| PROJETS |
| NAISSANCE DU PROJET |
J'ai fait un rêve : Je voulais batir un oric dans un seul FPGA ...
A partir d'une documentation fort précise, j'ai commencé à développer en VHDL une ULA.
06/10/2005: Premier chronogramme en provenance du simulateur modelSIM (voir ci-dessous)
PRECISION
La version actuellement proposée n'est pas précisément exploitable. Mais d'ici peu une nouvelle version fonctionnelle verra le jourTELECHARGEMENT
le 09/05/2005 : VERSION 0.01 ula001.zip NE FONCTIONNE PAS ! NOT RUN !!!CHRONOGRAMME